

(3) Japanese Patent Application Laid-Open No. 2001-119040:
"SEMICONDUCTOR DYNAMICS AMOUNT SENSOSR AND THE MANUFACTURING
METHOD THEREOF"

The following is a translation of the abstract.

[Abstract]

[Problem to be solved] To provide a semiconductor dynamics amount sensor that allows easily to secure a sealing property in a cap with which a beam-structured movable portion is protected.

[Solution] A sensor element portion comprised of a beam structure 2 as a movable portion and fixed electrodes 9a - 9c or the like are provided on upper surface of a silicon substrate 17. An insulated conductivity thin film 19 is embedded between the sensor element portion and the silicon substrate 17. Wiring patterns and lower electrodes 22 – 25 formed by the conductivity thin film 19 are electrically connected to electrode take-out portions 27a - 27d arranged on a substantially same surface of the sensor element portion. At the same time, a flat portion 30 without steps so as to surround the sensor element portion is formed between the electrode take-out portion on the substrate 17 and the sensor element portion. One side of a surface of a cap substrate 200 having a recess portion 202 at one side of a surface is joined to the flat portion 30 and the sensor element portion is covered with the recess portion 202 for protection.

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2001-119040

(P2001-119040A)

(43)公開日 平成13年4月27日 (2001.4.27)

(51)Int.Cl.⁷

H 01 L 29/84

G 01 P 15/125

識別記号

F I

H 01 L 29/84

G 01 P 15/125

マークコード(参考)

Z 4 M 1 1 2

審査請求 未請求 請求項の数13 O L (全 18 頁)

(21)出願番号 特願平11-295500

(22)出願日 平成11年10月18日 (1999.10.18)

(71)出願人 000004260

株式会社デンソー

愛知県刈谷市昭和町1丁目1番地

(72)発明者 山本 敏雅

愛知県刈谷市昭和町1丁目1番地 株式会

社デンソー内

(72)発明者 竹内 幸裕

愛知県刈谷市昭和町1丁目1番地 株式会

社デンソー内

(74)代理人 100100022

弁理士 伊藤 洋二 (外2名)


最終頁に続く

(54)【発明の名称】 半導体力学量センサとその製造方法

(57)【要約】

【課題】 キャップで梁構造の可動部を保護するにあたって、キャップ内の密閉性を容易に確保できるような半導体力学量センサを提供する。

【解決手段】 シリコン基板17の上面に、可動部としての梁構造体2と固定電極9a～9c等とよりなるセンサエレメント部を備え、センサエレメント部と基板17との間に、絶縁分離された導電性薄膜19を埋め込み、この導電性薄膜19により形成された配線パターン及び下部電極22～25を、センサエレメント部と略同一平面に配置した電極取出部27a～27dに対し電気的に接続するとともに、基板17上における該電極取出部とセンサエレメント部との間に、センサエレメント部を囲むように段差を持たない平坦部30を形成し、この平坦部30に対し、一面側に凹部202を有するキャップ基板200の一面側を接合し、センサエレメント部を凹部202にて被覆保護する。



【特許請求の範囲】

【請求項1】 第1の基板(17)と、

単結晶半導体材料によりなり、前記第1の基板の上面において所定間隔を隔てた位置に配置され、力学量により変位する作用力を受ける梁構造体(2)と、

前記第1の基板の上面に固定され、前記梁構造体の少なくとも一部に對向して配置された固定電極(9a～9c、11a～11c、13a～13c、15a～15c)とを備え、

前記第1の基板の上面部に、下層側絶縁薄膜(18a、18b)と導電性薄膜(19)と上層側絶縁薄膜(20)との積層体(21)を配置し、前記導電性薄膜により配線(22、23、25)または電極(24)を形成し、当該配線または電極を、前記上層側絶縁薄膜に形成した開口部を通して前記第1の基板の上に配置した電気接続部材(27a～27d)に対し電気的に接続した半導体力学量センサにおいて、

前記梁構造体と前記固定電極とにより検出部としてのセンサエレメント部が構成されており、

前記第1の基板上における前記電気接続部材と前記センサエレメント部との間には、前記センサエレメント部を囲むように、段差を持たない平坦面を有する平坦部(30)が形成されており、

この平坦部に対して、一面側に凹部(202)を有する第2の基板(200)の前記一面側が接合用膜(201)を介して接合されており、前記センサエレメント部は前記第2の基板の前記凹部にて被覆され保護されていることを特徴とする半導体力学量センサ。

【請求項2】 前記導電性薄膜(19)は、前記上層側絶縁薄膜(20)に形成された開口部を通して前記上層側絶縁薄膜の上側まで突き出した突出部(10a～10c、12a～12c、14a～14c、16a～16c)を有し、

この突出部を介して前記固定電極(9a～9c、11a～11c、13a～13c、15a～15c)が前記導電性薄膜に接続されていることを特徴とする請求項1に記載の半導体力学量センサ。

【請求項3】 第1の基板(17)と、

単結晶半導体材料によりなり、前記第1の基板の上面において所定間隔を隔てた位置に配置され、互いに平行に延びる可動電極(7a～7c、8a～8c)を有する梁構造体(2)と、前記第1の基板の上面に固定され、前記各可動電極の一方の側面にそれぞれ対向して配置された第1の固定電極(9a～9c、13a～13c)と、

前記第1の基板の上面に固定され、前記各可動電極の他方の側面にそれぞれ対向して配置された第2の固定電極(11a～11c、15a～15c)とを備え、

前記梁構造体の可動電極と前記第1の固定電極とにより第1のコンデンサが形成されるとともに、前記梁構造体

の可動電極と前記第2の固定電極とにより第2のコンデンサが形成されており、

前記第1の基板の上面部に、下層側絶縁薄膜(18a、18b)と導電性薄膜(19)と上層側絶縁薄膜(20)との積層体(21)を配置し、前記導電性薄膜により前記可動電極、前記第1の固定電極及び前記第2の固定電極の各配線パターン(22、23、25)を形成し、これら配線パターンを、前記上層側絶縁薄膜に形成した開口部を通して前記第1の基板の上に配置した

電気接続部材(27b、27c、27d)に対し電気的に接続した半導体力学量センサであって、

前記梁構造体と前記固定電極とにより検出部としてのセンサエレメント部が構成されており、

前記第1の基板上における前記電気接続部材と前記センサエレメント部との間には、前記センサエレメント部を囲むように、段差を持たない平坦面を有する平坦部(30)が形成されており、

この平坦部に対して、一面側に凹部(202)を有する第2の基板(200)の前記一面側が接合用膜(201)を介して接合されており、前記センサエレメント部は前記第2の基板の前記凹部にて被覆され保護されていることを特徴とする半導体力学量センサ。

【請求項4】 前記平坦部(30)は、前記上層側絶縁薄膜(20)の上側に構成されていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体力学量センサ。

【請求項5】 前記平坦部(30)を構成する材料は、前記梁構造体(2)を構成する材料と同一材料であることを特徴とする請求項4に記載の半導体力学量センサ。

【請求項6】 前記梁構造体(2)は、単結晶シリコンよりなることを特徴とする請求項1ないし5のいずれか1つに記載の半導体力学量センサ。

【請求項7】 前記導電性薄膜(19)として、ポリシリコン薄膜を用いたことを特徴とする請求項1ないし6のいずれか1つに記載の半導体力学量センサ。

【請求項8】 前記センサエレメント部と前記第2の基板(200)の前記凹部(202)との間は、不活性ガスが充填された状態若しくは真空状態となっていることを特徴とする請求項1ないし7のいずれか1つに記載の半導体力学量センサ。

【請求項9】 第1の半導体基板(40)上に、犠牲層薄膜(41)および第1の絶縁薄膜(43)を積層する第1工程と、

前記犠牲層薄膜と前記第1の絶縁薄膜との積層体におけるアンカ一部形成領域を開口する第2工程と、

前記開口部(44a～44g)を含む前記第1の絶縁薄膜上の所定領域に導電性薄膜(45)を形成する第3工程と、

前記導電性薄膜の上を含む前記第1の絶縁薄膜上に第4工程

と、

前記第2の絶縁体薄膜上に貼合用薄膜(47)を形成するとともに、当該貼合用薄膜の表面の平坦化を行う第5工程と、

前記貼合用薄膜の表面と第2の半導体基板(48)とを貼り合わせる第6工程と、

前記第1の半導体基板を研磨して所望の厚さとするとともに、前記第1の半導体基板の表面に平坦部(30)を形成する第7工程と、

前記第1の半導体基板における不要領域を除去して所望の形状にする第8工程と、

エッティング液を用いたエッティングにより所定領域の前記犠牲層用薄膜を除去して前記第1の半導体基板を可動構造とする第9工程と、

第3の半導体基板(200)の一面側に凹部(202)を形成する第10工程と、

前記第3の半導体基板の一面側に接合用膜(201)を形成する第11工程と、

貼り合わせられた前記第1及び第2の半導体基板における前記平坦部に対して、前記可動構造部を前記凹部にて覆うように、前記第3の半導体基板を前記接合用膜を介して接合する第12工程と、を備えることを特徴とした半導体力学量センサの製造方法。

【請求項10】 第1の半導体基板(40)における所定領域に溝(60a)を形成する第1工程と、

前記溝を含む前記第1の半導体基板上に、犠牲層用薄膜(41)および第1の絶縁体薄膜(43)を積層する第2工程と、

前記犠牲層用薄膜と前記第1の絶縁体薄膜との積層体におけるアンカーボルト形成領域を開口する第3工程と、

前記開口部(44a～44g)を含む前記第1の絶縁体薄膜上の所定領域に導電性薄膜(45)を形成する第4工程と、

前記導電性薄膜の上を含む前記第1の絶縁体薄膜上に第2の絶縁体薄膜(46a、46b)を形成する第5工程と、

前記第2の絶縁体薄膜上に貼合用薄膜(47)を形成するとともに、当該貼合用薄膜の表面の平坦化を行う第6工程と、

前記貼合用薄膜の表面と第2の半導体基板(48)とを貼り合わせる第7工程と、

前記第1の半導体基板を研磨して所望の厚さとするとともに、前記第1の半導体基板の表面に平坦部(30)を形成する第8工程と、

エッティング液を用いたエッティングにより所定領域の前記犠牲層用薄膜を除去して前記第1の半導体基板を可動構造とする第9工程と、

第3の半導体基板(200)の一面側に凹部(202)を形成する第10工程と、

前記第3の半導体基板の一面側に接合用膜(201)を

形成する第11工程と、

貼り合わせられた前記第1及び第2の半導体基板における前記平坦部に対して、前記可動構造部を前記凹部にて覆うように、前記第3の半導体基板を前記接合用膜を介して接合する第12工程と、を備えることを特徴とした半導体力学量センサの製造方法。

【請求項11】 前記第12工程を不活性ガス雰囲気中若しくは真空中にて行うことを特徴とする請求項9または10に記載の半導体力学量センサの製造方法。

10 【請求項12】 前記第12工程を行う前に、前記第3の半導体基板(200)に対し、前記凹部(202)の内部と外部とを連通させるための連通溝(205)を形成し、

前記第12工程を行った後、前記連通溝を介して前記凹部の内部へ不活性ガスを充填し、続いて、前記連通溝を封止することを特徴とする請求項9または10に記載の半導体力学量センサの製造方法。

【請求項13】 前記第12工程を行う前に、前記第3の半導体基板(200)に対し、前記凹部(202)の

20 内部と外部とを連通させるための連通溝(205)を形成し、

前記第12工程を行った後、前記連通溝を介して前記凹部の内部を排気して真空とし、続いて、前記連通溝を封止することを特徴とする請求項9または10に記載の半導体力学量センサの製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、梁構造の可動部を有する半導体力学量センサに係り、例えば、加速度、ヨ

30 レート、振動等の力学量を検出するための半導体力学量センサ及びその製造方法に関する。

【0002】

【従来の技術】 一般に、加速度センサ等の力学量センサの基本原理は、たわみ梁と呼ばれる梁を用いて梁に連結した質量部(可動部)に力学量が作用した際の変位または力を測定することである。近年、自動車のサスペンション制御、エアバッグ用等に用いられる加速度センサ等の力学量センサの小型化、低価格化、高信頼性化の要望が高まっている。これらの要望に応えるものとして、特開平9-211022号公報に記載されているようなSOI基板を用いた半導体力学量センサ及びその製造方法がある。

【0003】 このものは、基板の上面に、単結晶シリコンよりなる可動部としての梁構造体と、梁構造体の可動電極に対向配置された固定電極とを備え、さらに、基板の上面部に、下層側絶縁薄膜と導電性薄膜と上層側絶縁体薄膜との積層体を配置し、導電性薄膜によって、配線または電極を形成し、当該配線または電極を、上層側絶縁体薄膜に形成した開口部を通して基板の上に配置した電気接続部材(ボンディングパッド)に対し電気的に接

続したものである。

【0004】つまり、基板側の配線として埋め込みの導電性薄膜（例えばポリシリコン層）を用いたSOI（シリコンオンインシュレータ）基板（埋め込みSOI基板）を用いており、それによって、絶縁体により絶縁分離された配線を形成でき、また、単結晶シリコンによる梁構造体をトレンチ溝により区画形成して信頼性が高い半導体力学量センサが実現できるというものである。

【0005】

【発明が解決しようとする課題】ところで、一般に、上記のような半導体力学量センサにおいては、可動部を保護するために可動部をキャップにて覆い、可動部周囲を不活性ガスあるいは真空になるように封止し、ウェハ状態からチップにダイシングカットする際の水圧や水流から可動部を保護すると共に、チップを樹脂モールドする際に可動部内部へ樹脂が浸入することを防げるようになることが行われている（例えば、特開平10-112548号公報等）。

【0006】ここで、上記した従来のSOI基板を用いた半導体力学量センサにおいては、梁構造体や固定電極と電気接続部材との間に、トレンチ溝等による段差が存在する。例えば、上記した特開平9-211022号公報の図1に示されているものにおいては、ボンディングパッド（符号34）と可動部としての梁構造体（符号2）との間には、トレンチ溝が存在する。

【0007】そして、可動部を保護するための保護キャップを設けるにあたっては、センサ表面とキャップとの接合部分に上記の段差が存在して該接合部分に隙間が生じる。そのため、この隙間からキャップ内へ異物が混入したり、不活性ガスもしくは真空による封止を行うことができないという問題が生じる。つまり、接合された保護キャップ内の密閉性が不十分であるという問題が発生する。

【0008】そこで、上記問題に鑑み、本発明の目的は、キャップで梁構造の可動部を保護するにあたって、キャップ内の密閉性を容易に確保できるような半導体力学量センサを提供すること、および、そのような半導体力学量センサを適切に製造できる製造方法を提供することにある。

【0009】

【課題を解決するための手段】まず、請求項1記載の発明は、第1の基板（17）の上面に、可動部としての梁構造体（2）と固定電極（9a～9c、11a～11c、13a～13c、15a～15c）とよりなるセンサエレメント部を備え、第1の基板の上面部に、下層側絶縁薄膜（18a、18b）と導電性薄膜（19）と上層側絶縁薄膜（20）との積層体（21）を配置し、導電性薄膜により配線（22、23、25）または電極（24）を形成し、当該配線または電極を、上層側絶縁薄膜に形成した開口部を通して第1の基板の上に配置

した電気接続部材（27a～27d）に対し電気的に接続した半導体力学量センサにおいて、第1の基板上における電気接続部材とセンサエレメント部との間に、センサエレメント部を囲むように、段差を持たない平坦面を有する平坦部（30）を形成し、この平坦部に対して、一面側に凹部（202）を有する第2の基板（200）の一面側を接合し、センサエレメント部を該凹部にて被覆保護するようにしたことを特徴としている。

【0010】本発明によれば、まず、配線または電極として絶縁体により絶縁分離された導電性薄膜を用いることで、当該配線または電極をセンサ内部に埋め込まれたものとできる。そのため、センサエレメント部と電気接続部材との間ににおいて、センサエレメント部を囲むように平坦部を形成しても、上記配線または電極は平坦部の下側を通過することができ、センサエレメント部と電気接続部材との電気的接続は確保できる。

【0011】そして、平坦面を有する平坦部に対して、凹部を有する保護キャップとしての第2の基板を接合するから、第2の基板と平坦部との接合部分に隙間が発生しない。よって、本発明によれば、キャップで可動部を保護するにあたって、キャップ内の密閉性を容易に確保できる半導体力学量センサを提供できる。

【0012】ここで、請求項2の発明のように、導電性薄膜（19）が、上層側絶縁薄膜（20）に形成された開口部を通して上層側絶縁薄膜の上側まで突き出した突出部（10a～10c、12a～12c、14a～14c、16a～16c）を有しており、この突出部を介して固定電極（9a～9c、11a～11c、13a～13c、15a～15c）を導電性薄膜に接続させた構成を採用できる。

【0013】また、請求項3記載の発明は、第1の基板（17）の上面に、互いに平行に延びる可動電極（7a～7c、8a～8c）を有する可動部としての梁構造体（2）と、各可動電極の一方の側面にそれぞれ対向配置された第1の固定電極（9a～9c、13a～13c）と、各可動電極の他方の側面にそれぞれ対向配置された第2の固定電極（11a～11c、15a～15c）とを備え、梁構造体の可動電極と第1の固定電極により第1のコンデンサが形成されるとともに、前記梁構造体の可動電極と前記第2の固定電極により第2のコンデンサが形成される、いわゆる差動容量型の半導体力学量センサについてなされたものである。

【0014】そして、本発明では、この差動容量型の半導体力学量センサにおいて、第1の基板の上面部に、下層側絶縁薄膜（18a、18b）と導電性薄膜（19）と上層側絶縁薄膜（20）との積層体（21）を配置し、導電性薄膜により可動電極、第1の固定電極及び第2の固定電極の各配線パターン（22、23、25）を形成し、これら配線パターンを、上層側絶縁薄膜に形成した開口部を通して第1の基板の上に配置した

電気接続部材 (27b, 27c, 27d) に対し電気的に接続しており、さらに、梁構造体と各固定電極とにより構成されたセンサエレメント部と電気接続部材との間において、上記請求項1と同様に、平坦部 (30) を設け、第2の基板 (200) を接合したことを特徴としている。

【0015】この請求項3の発明によても、請求項1の発明と同様に、センサエレメント部と電気接続部材との電気的接続は確保でき、キャップで可動部を保護するにあたって、キャップ内の密閉性を容易に確保できる半導体力学量センサを提供できる。

【0016】ここで、平坦部 (30) は、上層側絶縁体薄膜 (20) の上側に構成することができるが、この平坦部を、梁構造体 (2) を構成する材料と同一材料とすれば、別材料を用いる場合に比べて簡単に平坦部を形成できる。また、請求項8記載の発明のように、センサエレメント部と第2の基板 (200) の凹部 (202) との間を、不活性ガスが充填された状態若しくは真空状態とすれば、センサエレメント部の劣化 (変質等) をより高いレベルにて維持できる。

【0017】また、請求項9～請求項13記載の発明によれば、請求項1及び請求項3記載の半導体力学量センサを適切に製造することができる。つまり、第1の半導体基板 (40) と第2の半導体基板 (48)との間に、第1の絶縁体薄膜 (43)、導電性薄膜 (45)、第2の絶縁体薄膜 (46a, 46b) のサンドイッチ構造を形成することで、配線として絶縁分離され埋め込まれた導電性薄膜を有する埋め込みSOI基板 (貼り合わせられた第1及び第2の半導体基板) を形成できる。

【0018】そして、梁構造体 (2) のパターン形成は、請求項9の製造方法においては、出来上がった埋め込みSOI基板に対して第1の半導体基板における不要領域を除去して所望の形状にする第8工程、また、請求項10の製造方法においては、埋め込みSOI基板を貼り合わせる前に第1の半導体基板 (40) における所定領域に溝 (60a) を形成する第1工程によって、それぞれ実現可能である。

【0019】さらに、第1の半導体基板 (40) を研磨して所望の厚さとともに、該第1の半導体基板の表面に平坦部 (30) を形成する工程によって、平坦部 (30) を形成できる。そして、梁構造体 (可動構造部) を形成した埋め込みSOI基板における該平坦部に対して、可動構造部を凹部 (202) にて覆うように、第3の半導体基板 (200) を接合用膜 (201) を介して接合する工程を経て、上記請求項1及び請求項3記載の構成を有する半導体力学量センサを形成することができる。

【0020】このように、請求項9～請求項13記載の発明によれば、キャップで梁構造の可動部を保護するにあたってキャップ内の密閉性を容易に確保できるよう

半導体力学量センサを適切に製造できる製造方法を提供することができる。特に、請求項1～請求項13記載の発明によれば、請求項11の発明の効果を有する半導体力学量センサを適切に製造できる。

【0021】なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。

【0022】

【発明の実施の形態】(第1実施形態) 本第1実施形態10は、本発明の半導体力学量センサを半導体加速度センサ、より詳しくは、サーボ制御式の差動容量型半導体加速度センサに具体化したものとして説明する。

【0023】図1は本実施形態に係る半導体加速度センサの平面図である。また、図2は図1の中央部 (センサエレメント部) 拡大図であり、図1にて省略した梁構造体及び固定電極の各アンカ一部を図示してある。また、図3は図1中のA-A断面図、図4は図1中のB-B断面図、図5は図1中のC-C断面図、図6は図1中のD-D断面図、図7は図1中のA-A断面における斜視図20である。なお、図1及び図2中、各アンカ一部、各配線パターン及び下部電極は破線で図示してある。

【0024】図3に示す様に、基板1の上面には、単結晶シリコン (単結晶半導体材料) よりなる梁構造体 (可動部) 2が配置されている。梁構造体2は、図2及び図3に示す様に、基板1側から突出する2つのアンカ一部3a、3bにより架設されており、基板1の上面において所定間隔を隔てた位置に配置されている。アンカ一部3a、3bはポリシリコン薄膜よりもなる。

【0025】アンカ一部3aとアンカ一部3bとの間に30おいて、アンカ一部3a寄りに梁部4、アンカ一部3b寄りに梁部5が架設されており、梁部4と梁部5との間ににおいて長方形状をなす質量部 (マス部) 6が架設されている。質量部6には上下に貫通する透孔6aが設けられ、この透孔6aにより後述する犠牲層エッティングの際にエッティング液が進入し易くなる。

【0026】さらに、質量部6における一方の側面 (図1においては左側面) からは、3つの可動電極7a、7b、7cが突出している。この可動電極7a～7cは棒状をなし、等間隔を置いて平行に伸びている。また、質量部6における他方の側面 (図1においては右側面) からは、3つの可動電極8a、8b、8cが突出している。この可動電極8a～8cは棒状をなし、等間隔を置いて平行に伸びている。ここで、梁部4、5、質量部6、可動電極7a～7c、8a～8cは、犠牲層酸化膜37の一部をエッティング除去することにより可動となっている。このように、梁構造体2は2つの歯状の可動電極を有している。

【0027】基板1の上面には、3つの第1の固定電極9a、9b、9cが固定され、この固定電極9a～9c50は単結晶シリコン (単結晶半導体材料) よりなる。第1

の固定電極9a～9cは基板1側から突出するアンカ一部10a、10b、10cにより支持されており、梁構造体2の各可動電極(棒状部)7a～7cの一方の側面に対向して配置されている。

【0028】また、基板1の上面には3つの第2の固定電極11a、11b、11cが固定され、この固定電極11a～11cは単結晶シリコンよりなる。第2の固定電極11a～11cは基板1側から突出するアンカ一部12a、12b、12cにより支持されており、梁構造体2の各可動電極(棒状部)7a～7cの他方の側面に対向して配置されている。

【0029】同様に、基板1の上面には第1の固定電極13a、13b、13cおよび第2の固定電極15a、15b、15cが固定され、この固定電極13a～13cおよび15a～15cは単結晶シリコンよりなる。第1の固定電極13a～13cはアンカ一部14a、14b、14cにより支持され、かつ、梁構造体2の各可動電極(棒状部)8a～8cの一方の側面に対向して配置されている。また、第2の固定電極15a～15dはアンカ一部16a、16b、16cにより支持され、かつ、梁構造体2の各可動電極(棒状部)8a～8cの他方の側面に対向して配置されている。

【0030】ここで、基板1は、図3～図7に示す様に、シリコン基板(本発明でいう第1の基板)17の上面に貼合用薄膜39を介して、下層側絶縁体薄膜18a、18bと導電性薄膜19と上層側絶縁体薄膜20とを積層した構成となっている。つまり、シリコン基板17の上面に、下層側絶縁体薄膜18a、18bと導電性薄膜19と上層側絶縁体薄膜20との積層体21を配置した構造となっており、導電性薄膜19が絶縁体薄膜18a、18b、20の内部に埋め込まれた構成となっている。

【0031】下層側絶縁体薄膜18a、18bはシリコン酸化膜及びシリコン窒化膜よりなり(本例では、薄膜18aがシリコン窒化膜、薄膜18bがシリコン酸化膜)、上層側絶縁体薄膜20はシリコン窒化膜よりなり、CVD法等により形成されたものである。また、導電性薄膜19はリン等の不純物をドーピングしたポリシリコン薄膜よりなる。

【0032】また、導電性薄膜19により、図1に示す3つの配線パターン22、23、25が形成されるとともに、下部電極(静電気力相殺用固定電極)24が形成されている。なお、図1及び図2において、これら配線及び電極22～25は破線にて示してある。まず、配線パターン22は第1の固定電極9a、9b、9c及び13a、13b、13cの配線であり、図1に示す様に帯状に延設されている。

【0033】同様に、配線パターン23は第2の固定電極11a、11b、11c及び15a、15b、15cの配線であり、図1に示す様に帯状に延設されている。

また、配線パターン25は可動電極7a～7c及び8a～8cの配線であり、図1に示す様に帯状に延設されている。さらに、下部電極24は基板1の上面部における梁構造体2と対向する領域に形成され、図1に示す様に帯状に延設されている。

【0034】そして、図2に示す様に、梁構造体2の可動電極7a～7cと第1の固定電極9a～9cとの間に第1のコンデンサC1(静電容量C1)が、また、梁構造体2の可動電極7a～7cと第2の固定電極11a～11cとの間に第2のコンデンサC2(静電容量C2)が形成される。同様に、梁構造体2の可動電極8a～8cと第1の固定電極13a～13cとの間に第1のコンデンサC1が、また、梁構造体2の可動電極8a～8cと第2の固定電極15a～15cとの間に第2のコンデンサC2が形成される。

【0035】また、基板1の上面には、単結晶シリコンよりなる電極取出部(本発明でいう電気接続部材)27a、27b、27c、27dが形成され、各電極取出部27a～27dは基板1から突出するアンカ一部28a、28b、28c、28dにより支持されている。

【0036】図5に示す様に、上層側絶縁体薄膜20には開口部29a、29b、29cおよび30bが形成され、開口部29a、29b、29c内に上述のアンカ一部(不純物ドープトポリシリコン)10a～10cが配置されている。また、開口部30b内にはアンカ一部(不純物ドープトポリシリコン)28bが配置されている。よって、開口部29a～29cおよびアンカ一部10a～10cを通して、配線パターン22と第1の固定電極9a～9cとが電気的に接続され、開口部30bおよびアンカ一部28bを通して、配線パターン22と電極取出部27bとが電気的に接続されている。なお、第1の固定電極13a～13cと配線パターン22と電極取出部27bとの電気的接続構成も同様である。

【0037】図6に示す様に、上層側絶縁体薄膜20には開口部31a、31b、31cおよび30dが形成されている。開口部31a～31c内には上述のアンカ一部(不純物ドープトポリシリコン)12a～12cが、また、開口部30d内に上述のアンカ一部(不純物ドープトポリシリコン)28dが配置されている。よって、開口部31a～31cおよびアンカ一部12a～12cを通して、配線パターン23と第2の固定電極11a～11cとが電気的に接続され、開口部30dおよびアンカ一部28dを通して、配線パターン23と電極取出部27dとが電気的に接続されている。なお、第2の固定電極15a～15cと配線パターン23と電極取出部27dとの電気的接続構成も同様である。

【0038】図3に示す様に、上層側絶縁体薄膜20には開口部32a、32b、30cが形成されている。開口部32a、32b内には上述のアンカ一部(不純物ドープトポリシリコン)3a、3bが、また、開口部30

c内に上述のアンカ一部（不純物ドープトポリシリコン）28cが配置されている。よって、開口部32a、32b及びアンカ一部3a、3bを通して、配線パターン25と梁構造体2、質量部6及び可動電極7a～7c、8a～8cとが、電気的に接続されるとともに、開口部30c及びアンカ一部28cを通して、配線パターン25と電極取出部27cとが、電気的に接続されている。

【0039】基板1の上面部における梁構造体2と対向する領域に形成された下部電極24も、これら配線パターン22、23、25と同様に、上層側絶縁体薄膜20に形成された開口部（図示せず）及びアンカ一部（不純物ドープトポリシリコン）28aを通して、電極取出部27aに電気的に接続されている。

【0040】ここで、図1に示す様に、配線パターン22と下部電極24とが交差し、配線パターン23と25とが交差している。これら交差部分では、図3に示す様に、上層側絶縁体薄膜20に形成された開口部とアンカ一部（不純物ドープトポリシリコン）26a、26bにより形成されたブリッジ26によって、一方が短絡しないように他方を跨ぐ形となっている。

【0041】このように、基板1は、ポリシリコンよりなる配線パターン22、23、25および下部電極24をS01層の下に埋め込んだ構成となっており、この構造は、表面マイクロマシニング技術を用いて形成したものである。また、図1、図3、図5及び図6に示す様に、電極取出部27a、27b、27c、27dの上面には、アルミ薄膜よりなるパッド電極（ボンディングパッド）34a、34b、34c、34dがそれぞれ設けられている。

【0042】よって、本実施形態においては、シリコン基板（第1の基板）17の上面部に、下層側絶縁体薄膜18a、18bと導電性薄膜19と上層側絶縁体薄膜20との積層体21を配置し、導電性薄膜19により可動電極、第1の固定電極及び第2の固定電極の各配線パターン22、23、25を形成し、これら配線パターンを、上層側絶縁体薄膜20に形成した開口部を通してシリコン基板17の上に配置した電極取出部（電気接続部材）27a～27d及びパッド電極34a～34dに対し電気的に接続した形となっている。

【0043】また、本実施形態においては、導電性薄膜19が、上層側絶縁体薄膜20に形成された開口部を通して上層側絶縁体薄膜20の上側まで突き出した突出部としてのアンカ一部10a～10c、12a～12c、14a～14c、16a～16cを有しており、このアンカ一部（突出部）を介して各固定電極9a～9c、11a～11c、13a～13c、15a～15cを導電性薄膜19に接続させた構成となっている。

【0044】かかる半導体加速度センサにおいては、梁構造体2の可動電極7a～7cと第1の固定電極9a～

9cとの間に形成された第1のコンデンサの容量C1

（および可動電極8a～8cと第1の固定電極13a～13cとの間に形成される第1のコンデンサの容量C1）、および、梁構造体2の可動電極7a～7cと第2の固定電極11a～11cとの間に形成された第2のコンデンサの容量C2（および可動電極8a～8cと第2の固定電極15a～15cとの間に形成される第2のコンデンサの容量C2）に基づき、梁構造体2に作用する

10 加速度を検出することができるようになっている。より詳しくは、可動電極と固定電極とにより2つの差動型静電容量を形成し、2つの容量が等しくなるようにサーボ動作を行う。

【0045】また、梁構造体2と下部電極24とを等電位にすることにより梁構造体2と基板1との間に生じる静電気力を相殺する。つまり、下部電極24と、アンカ一部3a、3bを通して梁部4、5および質量部6に結合されている配線パターン25とを外部で接続することにより、電気的に等電位にすることができる、梁部4、5および質量部6が静電気力により基板1に付着すること20 が防止できる。即ち、梁構造体2はシリコン基板17に対して絶縁されているため、梁構造体2とシリコン基板17間のわずかな電位差によっても梁構造体2が基板17側に付着しようとするが、それを防止することができる。

【0046】さらに、本実施形態においては、梁構造体2と固定電極9a～9c、11a～11c、13a～13c、15a～15cとにより検出部としてのセンサエレメント部が構成されている。そして、図1、及び図3～図7に示す様に、基板1上におけるパッド電極34a～34dとセンサエレメント部との間には、センサエレメント部を囲むように、単結晶シリコン（単結晶半導体材料）よりなるリング状の平坦部30が形成されている。この平坦部30は、その表面が段差を持たない平坦面となっている。

【0047】また、平坦部30は、上層側絶縁体薄膜20の上側に成膜された膜により構成されており、本例では、梁構造体2が形成されている層と同一の層（つまり、梁構造体の構成材料と同一材料）である。なお、平坦部30は、別材料により成膜された層でも良く、さらには、平坦部30に相当する部位において上層側絶縁体薄膜20を厚く形成するとともに上層側絶縁体薄膜20の表面を平坦面として、上層側絶縁体薄膜20そのものを平坦部として構成しても良い。

【0048】そして、この平坦部30に対して、一面側におけるセンサエレメント部と対向する位置に凹部202を有したキャップ基板（本発明でいう第2の基板）200が、接合用膜201を介して接合されている。ここで、各図中、203はキャップ基板200の接合部を示し、図1中、キャップ基板200及び接合部203は便宜上、二点鎖線にて示してある。なお、平坦部30は、

少なくとも接合部203の部位が平坦面であればよい。【0049】このキャップ基板200はシリコン基板よりなり、キャップ部材200の一面側（凹部形成面側）に形成された接合用膜201はTiやAu等の薄膜よりなる。そして、この接合用膜201と平坦部30の表面が共晶接合によって結合しているが、これは、キャップ基板200を平坦部30へ加圧しながら押しつけることによってなされる。

【0050】こうして、センサエレメント部はキャップ基板200の凹部202にて被覆され保護されている。ここで、凹部202が形成されているため、センサエレメント部とキャップ基板200とは非接触状態にある。そして、センサエレメント部と凹部202との間の空洞部204には、不活性ガスが充填されて（もしくは真空状態となって）おり、センサの検出感度の高感度化、特性の安定化等が考慮されている。なお、本例では、図1に示す様に、不活性ガス充填または真空排気を行うためにキャップ基板200に連通溝205が形成されており、この連通溝205は接着剤等にて封止されている。

【0051】以上のように、絶縁体分離された配線パターン22、23、25と下部電極24を用いることで、パッド電極（ボンディングパッド）34a～34dを基板表面の一方の端から取り出すことができ、キャップ基板200を接合するためのリング状の平坦部30を形成することができることから、加速度センサの製造プロセスを容易にすることが可能となる。

【0052】次に、この加速度センサの検出原理を図2を用いて説明する。可動電極7a～7c（8a～8c）は両側の固定電極9a～9c（13a～13c）と11a～11c（15a～15c）の中心に位置し、可動電極と固定電極間の静電容量C1、C2は等しい。また、可動電極7a～7c（8a～8c）と第1の固定電極9a～9c（13a～13c）間には電圧V1が、可動電極7a～7c（8a～8c）と第2の固定電極11a～11c（15a～15c）間には電圧V2が印加されている。

【0053】そして、加速度が生じていないときにはV1=V2であり、可動電極7a～7c（8a～8c）は固定電極9a～9c（13a～13c）と11a～11c（15a～15c）から等しい静電気力で引かれている。ここで、加速度が基板表面に平行な方向に作用し、可動電極7a～7c（8a～8c）が変位すると、可動電極と固定電極との間の距離が変わり、静電容量C1、C2が等しくなくなる。

【0054】このときに静電気力が等しくなるように、例えば可動電極7a～7c（8a～8c）が固定電極9a～9c（13a～13c）側に変位したとすると、電圧V1が下がり、電圧V2が上がる。これにより静電気力で固定電極11a～11c（15a～15c）側に可動電極7a～7c（8a～8c）は引かれる。可動電極

7a～7c（8a～8c）が中心位置に戻り静電容量C1、C2が等しくなれば、加速度と静電気力が等しく釣り合っており、このときの電圧V1、V2から加速度の大きさを求めることができる。

【0055】このように、第1のコンデンサC1と第2のコンデンサC2において、力学量の作用による変位に対して、可動電極が変位しないように第1と第2のコンデンサC1及びC2を形成している固定電極の電圧を制御し、その電圧の変化で加速度を検出する。

10 【0056】次に、この加速度センサの製造工程を図8～図13を用いて説明する。尚、図8～図13は、図1におけるD-D断面（つまり、図6に示す断面）を用いた製造工程を示す概略断面図である。

【0057】まず、図8（a）に示す様に、第1の半導体基板としての単結晶シリコン基板（最終的に梁構造体2、固定電極9a～9c、11a～11c、13a～13c、15a～15c、平坦部30等となる）40を用意し、後で説明する工程において、合わせマーク及び、薄膜構造体を所望の厚さにするための終点検知用のマークとして利用できるように、所望の厚さと同じ深さの溝Aを形成する。そして、シリコン基板40に犠牲層用薄膜としてのシリコン酸化膜（最終的に犠牲層酸化膜37となる）41を熱酸化、CVD法等により成膜する。そして、犠牲層エッティング時のエッティングストップとなるシリコン窒化膜（第1の絶縁体薄膜、最終的に上層側絶縁体薄膜20となる）43を成膜する。

【0058】その後、図8（b）に示す様に、シリコン酸化膜41とシリコン窒化膜43との積層体に対してフォトリソグラフィを経てドライエッティング等によりアンカー部形成領域に開口部44a～44gを形成する。この開口部44a～44gは、梁構造体と基板（下部電極）とを接続するため、および、固定電極及び電極取出部と配線パターンとを接続するためのものである。

【0059】引き続き、開口部44a～44gを含むシリコン窒化膜43上に導電性薄膜となるポリシリコン薄膜45（最終的に導電性薄膜19となる）を成膜し、その後、リン拡散等により不純物を導入し、フォトリソグラフィを経てシリコン窒化膜43上の所定領域に配線パターン45aと下部電極45bとアンカー部45cを形成する。これらの形成された部分45a～45cは、最終的に、上記図1～図7に示す各配線パターン、下部電極、及びアンカー部となるものである。

【0060】さらに、図9（a）、（b）に示す様に、ポリシリコン薄膜45の上を含むシリコン窒化膜43上に第2の絶縁体薄膜としてのシリコン窒化膜（最終的に下層側絶縁体薄膜18aとなる）46a、シリコン酸化膜46b（最終的に下層側絶縁体薄膜18bとなる）をCVD法等により成膜する。

【0061】さらに、図10（a）に示す様に、シリコン酸化膜46bの上に貼合用薄膜としてのポリシリコン

薄膜47を成膜し、ポリシリコン薄膜47（最終的に貼合用薄膜39となる）に対し貼り合わせるために表面を機械的研磨等により平坦化する。そして、図10（b）に示す様に、シリコン基板40とは別の単結晶シリコン基板48を用意し、ポリシリコン薄膜47の表面と第2の半導体基板としてのシリコン基板48とを貼り合わせる。

【0062】さらに、図11（a）に示す様に、シリコン基板40、48を表裏逆にして、シリコン基板40側を機械的研磨等を行い、所望の厚さ（例えば10～20μm）まで薄膜化する。この時、先に合わせマークとして形成した溝Aが見えるまで薄膜化することで、所望の厚さを得るための終点検知をすることができる。また、この研磨により、シリコン基板40の研磨された面は段差のない平坦面となり、上記平坦部30が形成される。

【0063】次に、図11（b）に示す様に、層間絶縁膜51を成膜し、フォトリソグラフィを経てドライエッチング等によりコンタクトホール52を形成する。さらに、アルミ電極（上記パッド電極34a～34dに相当するもの）53を、成膜及びフォトリソグラフィを経て形成する。

【0064】その後、図12（a）に示す様に、シリコン基板40に対しフォトリソ技術を用いて、トレニチエッティングにより一定の幅で溝を掘り、梁構造体を形成するための溝パターン49を形成する。このように、シリコン基板40における不要領域に溝パターン49を形成して、不要領域を除去し所望の形状にする。この工程（シリコン基板40における不要領域を除去して所望の形状にする工程）において、先の工程において形成した溝Aを用いて、フォトマスク合わせを正確に行うことができる。

【0065】この後、図12（b）に示す様に、HF系のエッティング液によりシリコン酸化膜41、51をエッティング除去し、可動電極部8a～8c等を有する梁構造体を可動とする。つまり、エッティング液を用いた犠牲層エッティングにより所定領域のシリコン酸化膜41を除去してシリコン基板40を可動構造とする。この際、エッティング後の乾燥の過程で可動部が基板に固着するのを防止するため、バラジクロルベンゼン等の昇華剤を用いる。

【0066】この工程（エッティング液を用いた犠牲層エッティングにより所定領域のシリコン酸化膜41を除去してシリコン基板40を可動構造とする工程）において、可動部におけるアンカー部45cは導電性薄膜（ポリシリコン）によるため、アンカー部45cにおいてエッティングが停止し、バラツキが無くなる。即ち、犠牲層用薄膜としてシリコン酸化膜を用い、導電性薄膜としてポリシリコン薄膜を用い、HF系エッティング液を用いた本例においては、シリコン酸化膜はHFにて溶けるがポリシリコン薄膜は溶けないので、HF系エッティング液の濃

度や温度を正確に管理したり、エッティングの終了を正確なる時間管理にて行う必要はなく、製造が容易となる。

【0067】即ち、犠牲層エッティングに際しては、SOI基板を用いた場合においては、梁の長さがエッティング時間によって変化してしまうが、本実施形態では、エッティング時間に関係なくアンカー部までエッティングしたところで選択的にエッティングが終了するため、梁の長さは常に一定となる。

【0068】このようにアンカー部を形成することができるから、梁構造体をリリースする際の犠牲層エッティング工程で時間制御による終点制御を行う必要がなく、バネ定数等の制御を容易にすることが可能となる。そして、以上の工程により、埋め込みSOI基板を用い、配線パターン45aおよび下部電極45bを絶縁体分離により形成して、サーボ制御式加速度センサを形成することができる。

【0069】さらに、本実施形態では、図13に示す様に、貼り合わせられた両シリコン基板40、48における平坦部30に対して、第3の半導体基板としてのキャップ基板200を接合するのであるが、このキャップ基板200は、シリコン基板の一面側にドライエッティングもしくはウェットエッティングを施すことで凹部202を形成する。なお、この凹部202は、キャップ基板200に対して直角でも斜めであっても構わない。

【0070】そして、キャップ基板200の一面側（凹部形成面側）に、TiあるいはAl薄膜等よりなる接合用膜201を、蒸着、スパッタ、メッキ等により形成する。こうして、一面側に凹部202及び接合用膜201を有するキャップ基板200が形成される。

【0071】そして、貼り合わせられた両シリコン基板40、48における平坦部30に対して、可動部を凹部202にて覆うようにキャップ基板200を接合用膜201を介して接合する（第3の半導体基板接合工程）。つまり、シリコン基板40の平坦面（平坦部30）に接合用膜201を接触させ、圧着することにより、シリコン基板40と接合用膜201とが共晶接合される。

【0072】なお、この第3の半導体基板接合工程は、密閉された容器内に不活性ガスを充填する等により形成された不活性ガス雰囲気や、真空チャンバ内を真空排気する等により形成された真空雰囲気にて行うことが好ましい。それによって、凹部202内の空洞部204には、不活性ガスが充填された状態（もしくは真空状態）となり、センサの検出感度の高感度化、特性の安定化等が考慮された構成となる。

【0073】ここで、本例では、図1に示す様に、キャップ基板200に連通溝205が形成されている。この連通溝205の形成は、上記第3の半導体基板接合工程を行う前、例えば凹部202を形成する第10工程において、予めキャップ基板200を構成するシリコン基板50に対し、凹部202の内外を連通する溝を形成すること

により行うことができる。この連通溝205を利用すれば、上記の第3の半導体基板接合工程を大気中で行っても、空洞部204内を不活性ガス雰囲気または真空雰囲気とできる。

【0074】つまり、上記第3の半導体基板接合工程を行った後、連通溝205を介して凹部202の内部へ不活性ガスを充填し、続いて、連通溝205を封止すれば、空洞部204に不活性ガスが充填された状態となる。また、該第3の半導体基板接合工程を行った後、連通溝205を介して凹部202の内部を排気して真空とし、続いて、連通溝205を封止すれば、空洞部204が真空状態となる。なお、連通溝205の封止は接着剤等で行っても良いが、キャップ基板200を平坦部30へ更に押しつけて、連通溝205を押し潰して封止するようにも良い。

【0075】以上の工程により、上記図1等に示す半導体加速度センサが出来上がる。なお、この後、ダイシングブレード等を用いてダイシングカット工程を行い、センサをチップ単位に分割する。このダイシングカットにおいては、梁構造体2が形成されたセンサ側の基板1とキャップ基板200とを同時にカットしても良いし、まず、キャップ基板200をカットしてから、次に、センサ側の基板1をカットしても良い。

【0076】ところで、本実施形態の半導体加速度センサにおいては、下記(イ)～(ヘ)の特徴を有する。

【0077】(イ) 梁構造体2は、基板1の上面において所定間隔を隔てた位置に配置され、加速度(力学量)により変位する作用力を受ける。また、固定電極9a～9c、11a～11c、13a～13c、15a～15cは、基板1の上面に固定され、かつ、梁構造体2の一部である可動電極7a～7c、8a～8cに対向して配置される。

【0078】この種のセンサにおいて、基板1の上面部に、下層側絶縁体薄膜18a、18bと導電性薄膜19と上層側絶縁体薄膜20との積層体21を配置し、導電性薄膜19により配線パターン22、23、25及び下部電極24を形成し、この配線パターン及び下部電極22～25を、上層側絶縁体薄膜20に形成した開口部29a～29c、31a～31c、30b～30d、32a、32bを通して基板1の上に配置した固定電極9a～9c、11a～11c、13a～13c、15a～15c、梁構造体2、電極取出部(電気接続部材)27a～27dに対し電気的に接続した。

【0079】このように、基板1の上面部に絶縁膜を配置し、その中に溝膜の配線または電極を埋設して、基板側の配線または電極として埋め込みの薄膜(ポリシリコン層)を用いたSOI基板(埋め込みSOI基板)としている。この構造を用いることで、絶縁体分離による配線または電極を形成できるとともに、基板1の上面部で、電極取出部27a～27d及びハッド電極34a～

34dをチップ端部に集中的に配置することができ、電極取出部27a～27dとセンサエレメント部との間に平坦な領域である平坦部30を容易に形成することができる。

【0080】さらに、平坦面を有する平坦部30に対し、保護キャップとしての凹部202を有するキャップ基板(第2の基板)200を、接合用膜201を通して接合するから、キャップ基板200と平坦部30との接合部分に隙間が発生しない。そのため、キャップ基板200で可動部を含むセンサエレメント部を保護するにあたって、キャップ基板200内の密閉性を容易に確保できる半導体力学量センサが提供される。

【0081】そして、このようにすることで、単結晶シリコンによる梁構造体2を形成して信頼性が高い半導体力学量センサにおいて、可動部を保護するために可動部をキャップ基板200にて覆い、可動部周囲を不活性ガスあるいは真空になるように封止し、ウェハ状態からチップにダイシングカットする際の水圧や水流から可動部を保護すると共に、チップを樹脂モールドする際に可動部内部へ樹脂が浸入することを防止することができる。

【0082】また、センサエレメント部をキャップ基板200で覆うことにより、半導体力学量センサの工程内、及び動作時のごみ等による動作不良を防止できる。また、上記キャップ基板200内をガス封止、もしくは真空封止することができるので、センサの動作時における経時変化を最小限に抑えることができる。

【0083】(ロ) 基板1の上面部に、下層側絶縁体薄膜18a、18bと導電性薄膜19と上層側絶縁体薄膜20との積層体21を配置し、導電性薄膜19により第1の固定電極の配線パターン22と第2の固定電極の配線パターン23を形成し、上層側絶縁体薄膜20における開口部29a～29c、31a～31cおよび固定電極のアンカーパーを通して、第1、第2の固定電極用配線パターン22、23と第1、第2の固定電極9a～9c、11a～11c、13a～13c、15a～15cとを電気的に接続した。

【0084】また、配線パターン22と下部電極24とが交差している部分、及び、配線パターン23と25とが交差している部分では、上層側絶縁体薄膜20に形成された開口部とアンカーパー(不純物ドープトポリシリコン)26a、26bにより形成されたブリッジ26によって、一方が他方を跨ぐようにした。

【0085】このように、基板1の上面部に絶縁膜を配置し、その中に薄膜の配線パターン22、23を埋設し、この配線パターン22、23を用いて第1の固定電極用通電ラインと第2の固定電極用通電ラインを交差させることができるとともに、下部電極24及び可動電極用(梁構造体用)の配線パターン25と、各固定電極用通電ライン22、23とを交差させることができる。

【0086】(ハ)導電性薄膜19による下部電極(静電気力相殺用固定電極)24を形成しており、上層側絶縁体薄膜20における開口部(図示せず)および梁構造体2のアンカ一部3a、3bを通して下部電極24と梁構造体2とを電気的に接続した。それによって、梁構造体(可動部)2と下部電極24とを等電位にして梁構造体2と基板1との間に生じる静電気力を相殺することができ、梁構造体2と基板1間のわずかな電位差による梁構造体2の基板1への付着を防止することができる。

【0087】(二)梁構造体2の材料としてヤング率等の物性値が既知で脆性材料である単結晶シリコンを用いているため、梁構造体2の信頼性を高くすることができる。(ホ)導電性薄膜19としてポリシリコン薄膜を用いて絶縁体薄膜で周囲を分離することにより、pn接合分離の場合のような高温域でのリーク電流等の影響をより小さくすることができる。(ヘ)サーボ機構(サーボ制御)を採用したので、加速度の作用による梁構造体2の変位を最小限に抑えることができ、従って、センサの信頼性を高めることができる。

【0088】(第2実施形態)本第2実施形態は、上記第1実施形態にて述べた製造方法が、出来上がった埋め込みSOI基板40、48に対して第1の半導体基板40における不要領域を除去することによって、梁構造体2のパターンを形成したものであるのに対し、埋め込みSOI基板を貼り合わせる前に第1の半導体基板40における所定領域に溝を形成することで、梁構造体2のパターンを形成することを主たる相違点としている。

【0089】図14～図18は本実施形態の製造工程を示す図であり、上記図1におけるD～D'断面(つまり、図6に示す断面)を用いた製造工程を示す概略断面図である。以下、本実施形態において、上記第1実施形態の製造方法との相違点を中心に説明していくこととし、上記第1実施形態と同一の製造方法で形成される要素には、図中、上記図8～図13と同一符号を付して説明を省略する。

【0090】まず、図14(a)に示す様に、単結晶シリコン基板(第1の半導体基板)40にトレチングにより、上記第1実施形態と同様の溝A(合わせマーク及び終点検知用のマークとしての溝)を形成するとともに、梁構造体を形成するための溝パターン60aを形成する。つまり、シリコン基板40における所定領域に溝60aを形成する。

【0091】その後に、図14(a)に示す様に、この溝60aを含むシリコン基板40上にシリコン酸化膜(犠牲層用薄膜)41を成膜し、その上に、シリコン窒化膜(第1の絶縁体薄膜)43を成膜する。次に、図14(b)に示す様に、シリコン酸化膜41とシリコン窒化膜43との積層体におけるアンカ一部形成領域に開口部44a～44gを形成する。引き続き、開口部44a～44gを含むシリコン窒化膜43上にポリシリコン薄

膜(導電性薄膜)45を成膜し、その後、シリコン窒化膜43上の所定領域に配線パターン45aと下部電極45bとアンカ一部45cを形成する。

【0092】さらに、図15(a)、(b)に示す様に、ポリシリコン薄膜45の上を含むシリコン窒化膜43上に、第2の絶縁体薄膜としてのシリコン窒化膜46a、シリコン酸化膜46bを成膜する。次に、図16(a)に示す様に、シリコン酸化膜46bの上にポリシリコン薄膜(貼合用薄膜)47を成膜し、その表面を機械的研磨等により平坦化する。次に、図16(b)に示す様に、ポリシリコン薄膜47の表面とシリコン基板(第2の半導体基板)48とを貼り合わせる。

【0093】さらに、図17(a)に示す様に、シリコン基板40、48を表裏逆にして、シリコン基板40側を機械的研磨等を行い所望の厚さ(例えば10～20μm)まで薄膜化する。この研磨により、シリコン基板40の研磨された面は段差のない平坦面となり、上記平坦部30が形成される。次に、図17(b)に示す様に、層間絶縁膜51の成膜、コンタクトホール52の形成、

20 アルミ電極53の形成を行う。

【0094】その後、図18に示す様に、HF系のエッティング液によりシリコン酸化膜41、51をエッティング除去し、可動電極8a～8c等を有する梁構造体を可動とする。つまり、エッティング液を用いた犠牲層エッティングにより所定領域のシリコン酸化膜41を除去してシリコン基板40を可動構造とする。以上の工程により、埋め込みSOI基板を用い、配線パターン45aおよび下部電極45bを絶縁体分離により形成して、サーボ制御式加速度センサを形成することができる。

30 【0095】なお、本実施形態では、この工程(エッティング液を用いた犠牲層エッティングにより所定領域のシリコン酸化膜41を除去してシリコン基板40を可動構造とする工程)において、犠牲層用薄膜としてシリコン酸化膜を用い、導電性薄膜としてポリシリコン薄膜を用いているため、上記第1実施形態と同様、梁構造体をリリースする際の犠牲層エッティング工程で時間制御による終点制御を行う必要がなくバネ定数等の制御を容易にすることが可能となる。

【0096】次に、本実施形態においても、キャップ基板(第3の半導体基板)200の一面側に凹部202を形成する工程、キャップ基板200の一面側に接合用膜201を形成する工程、貼り合わせられた両シリコン基板40、48における平坦部30に対して、可動構造部を凹部202にて覆うように、キャップ基板200を接合用膜201を介して接合する工程(第3の半導体基板接合工程)を各々、上記第1実施形態同様に行い、半導体加速度センサを完成させる。

【0097】ここで、上記第1実施形態と同様、センサの検出感度の高感度化、特性の安定化等を考慮して、第50 3の半導体基板接合工程を、不活性ガス雰囲気中若しく

は真空中にて行うことが好ましい。また、キャップ基板200に連通溝205を形成し、大気中で第3の半導体基板接合工程を行った後、連通溝205を利用して空洞部204内を不活性ガス充填状態若しくは真空状態としても良い。

【0098】(他の実施形態)なお、上記実施形態において、下部電極24は無くても良い。また、この発明は上記各実施形態に限定されるものではなく、例えば、上記実施例では、静電サーボ方式を用いて加速度を検出したが(加速度による変位に対して電圧を印加して変位しないような静電気力を印加することによって検出したが)、変位を直接容量変化として検出するセンサに具体化してもよい。

【0099】また、本発明は、上記した特開平9-211022号公報に記載されているようなヨーレートセンサに対しても適用可能である。このヨーレートセンサは、基板と、単結晶半導体材料よりなり、前記基板の上面において所定間隔を隔てた位置に配置され、一側面に第1の可動電極を有するとともに他側面に第2の可動電極を有する梁構造体と、前記基板の上面に固定され、前記第1の可動電極に対向して配置された第1の励振用固定電極と、前記基板の上面に固定され、前記第2の可動電極に対向して配置された第2の励振用固定電極と、前記基板の上面部において前記梁構造体の少なくともその一部と対向する領域に形成された力学量検出用固定電極とを備え、前記梁構造体の第1の可動電極と前記第1の励振用固定電極との間、および、前記梁構造体の第2の可動電極と前記第2の励振用固定電極との間に逆相の静電気力を加えて前記梁構造体を強制振動させつつ前記梁構造体と前記力学量検出用固定電極との間に形成されるコンデンサの容量に基づいて前記梁構造体に作用する力学量を検出するようにした半導体力学量センサである。

【0100】また、このヨーレートセンサにおいても、前記基板の上面部に、下層側絶縁体薄膜と導電性薄膜と上層側絶縁体薄膜との積層体を配置し、前記導電性薄膜により前記力学量検出用固定電極、前記各可動電極の配線パターン及び前記各固定電極の配線パターンを形成し、これら配線パターンを、前記上層側絶縁体薄膜に形成した開口部を通して前記基板の上に配置した電気接続部材に対し電気的に接続すればよい。さらに、上記実施形態のように、前記梁構造体と前記固定電極とにより検出部としてのセンサエレメント部を構成し、前記基板上における前記電気接続部材と前記センサエレメント部との間に、前記センサエレメント部を囲むように、段差を持たない平坦面を有する平坦部を形成し、この平坦部に対して、上記キャップ基板を接合し、前記センサエレメ

ント部をキャップ基板の凹部にて被覆保護すればよい。

【0101】また、本発明は、加速度、ヨーレートの他にも、振動等の力学量を検出する半導体力学量センサに具体化できる。

【図面の簡単な説明】

【図1】本発明の実施形態に係る半導体加速度センサの平面図である。

【図2】図1の中央部拡大図である。

【図3】図1中のA-A断面図である。

10 【図4】図1中のB-B断面図である。

【図5】図1中のC-C断面図である。

【図6】図1中のD-D断面図である。

【図7】図1中のA-A断面における斜視図である。

【図8】本発明の第1実施形態に係る半導体加速度センサの製造方法を示す工程図である。

【図9】図8に続く製造方法を示す工程図である。

【図10】図9に続く製造方法を示す工程図である。

【図11】図10に続く製造方法を示す工程図である。

【図12】図11に続く製造方法を示す工程図である。

20 【図13】図12に続く製造方法を示す工程図である。

【図14】本発明の第2実施形態に係る半導体加速度センサの製造方法を示す工程図である。

【図15】図14に続く製造方法を示す工程図である。

【図16】図15に続く製造方法を示す工程図である。

【図17】図16に続く製造方法を示す工程図である。

【図18】図17に続く製造方法を示す工程図である。

【符号の説明】

2…梁構造体、7a～7c、8a～8c…可動電極、9a～9c、13a～13c…第1の固定電極、10a～

30 10c、12a～12c、14a～14c、16a～16c…アンカー部、11a～11c、15a～15c…

第2の固定電極、17…シリコン基板(第1の基板)、18a、18b…下層側絶縁体薄膜、19…導電性薄


膜、20…上層側絶縁体薄膜、21…積層体、22、23、25…配線パターン、24…下部電極、27a～27d…電極取出部(電気接続部材)、30…平坦部、40…シリコン基板(第1の半導体基板)、41…シリコ

ン酸化膜(犠牲層用薄膜)、43…シリコン空化膜(第1の絶縁体薄膜)、44a～44g…開口部、45…ポ


40 リシリコン薄膜(導電性薄膜)、46a…シリコン空化膜(第2の絶縁体薄膜)、46b…シリコン酸化膜(第2の絶縁体薄膜)、47…ポリシリコン薄膜(貼合用薄膜)、48…シリコン基板(第2の半導体基板)、60a…梁構造体を形成するための溝パターン、200…キ

ャップ基板(第2の基板)、201…接合用膜、202…凹部、205…連通溝。


[图 1]




【图2】




[图 18]




【図3】




【図4】




【図5】



【図6】





【图7】




【図8】



(a)





[図13]





【図9】




【図10】




【図11】




【図12】





【図14】





【図15】



【図16】



【図17】



フロントページの続き

(72)発明者 加藤 信之

愛知県刈谷市昭和町1丁目1番地 株式会
社デンソー内

Fターム(参考) 4M112 AA02 BA07 CA24 CA26 CA34
DA04 DA05 DA18 EA03 EA04
EA06 EA07

**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- BLACK BORDERS**
- IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- FADED TEXT OR DRAWING**
- BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- SKEWED/SLANTED IMAGES**
- COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- GRAY SCALE DOCUMENTS**
- LINES OR MARKS ON ORIGINAL DOCUMENT**
- REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- OTHER: _____**

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.